דיברנו בעמודים אלו על טכנולוגיה שמשמשת במה שאנחנו קוראים “הקשט באמצע”. זה כולל את אלקטרוניקת הבקרה לשליטה בקיוביטים ואלגוריתמי התוכנה להוראה לאלקטרוניקת הבקרה וליישום מגוון פונקציות כולל כיוון, התקנה שגיאות וכו ‘. דנו גם בטכניקות תיקון שגיאות קוונטיות שיקחו קבוצה של קיוביטים פיזיים עם יחס שגיאה פיזי מסוים וישתמשו בהם כדי ליישם קיוביט לוגי כדי להשיג יחס שגיאה לוגי נמוך יותר. דוגמאות לקודי תיקון שגיאות כאלו כוללות את קוד המשטח, קוד הצבע, בדיקת המרוון צפיפות נמוכה (LDPC) ועוד רבים אחרים. מצפה לכך שבטווח הארוך, קודי התיקון האלו יהפכו להיות הכרחיים לפתרון בעיות גדולות ומורכבות שמצפים להתמודד עםם מחשבים קוונטיים.

אך כאשר מחשב קוונטי מתחיל להשתמש בטכניקות תיקון שגיאות, זה יכול להוסיף מורכבות לפתרונות בשלב האמצעי. הקודים האלו מבוצעים על ידי ביצוע פעולת שער על קבוצה של קיוביטים פיזיים, לאחר מכן מודדים מספר מהם כדי ליצור סינדרום שגיאה, הסינדרום מנתח באופן קלסי כדי לקבוע האם התרחשו שגיאות, ופעולת התיקון, אם נדרש, מועברת בחזרה למערכת הקוונטית כך שהקיוביטים בשגיאה יכולים להתאפס למצב חוקי. האתגר בתהליך זה הוא שהוא צריך להתבצע במהירות גבוהה בזמן אמת בתוך זמן ההטמעה של הקיוביט, אי אפשר ליישם תיקון על קיוביט שכבר נפגע מדיוות. במערכת סופר נדידה, זהו ידרוש לבצע את התהליך הזה ביחידות שניות בלבד. עבור מעבדי תופסי יונים, הזמן מעט יותר ארוך בשל עמידותם הגדולה.

בשל האילוצים הזמניים האלו, העיבוד הקלסי לפענוח השגיאה אינו יכול להתבצע על ידי מחשב קלסי סטנדרטי שמחובר למעבד קוונטי בהתקנה היברידית. לתיקון שגיאות, ההשהיות הן פשוט מרובות מדי. לכן, החוקרים מחפשים אלקטרוניקה מיוחדת לפועל זו שמותכנן להיות מהירה מאוד ומותקנת ככל שאפשר לקיוביטים. זהו מה שריברליין פיתחה עם מעגן הבקרה המיוחד לקיוביטים. לריברליין יש שני מכשירים להפעלת פונקציה זו. הראשון נקרא DD1, ומדובר בממשק רכיבי אלקטרוניקה (IP) שמתוכנת בשפת Verilog, ואפשר להתאים אותה לשבב Xilinx FPGA שייכנס לאלקטרוניקת הבקרה. FPGA מספקות גמישות לביצוע שינויים בעיצוב רק על ידי טעינת קוד Verilog חדש. זה מאפשר גם למפתחי אלקטרוניקת הבקרה לכלול פונקציות נוספות באלקטרוניקת הבקרה אותה משתמשים באותו FPGA. ניתן להשתמש בעד פחות ארבעה ליבות משפרי הפענוח ביחד, וריברליין מציעה תכניות שיכולות להפעיל את קוד המשטח הפלנרי המסובך בטווח של קידומי קוד מ-3 עד 23, תוך שמירה על רמות צריכת חשמל נמוכות והשגת תדרי פענוח גבוהים מעל מגהרץ אחד.

למרות שהטמעת שבב מעגן עם FPGA היא נוחה, הטמעה יעילה יותר היא להטמיע את הלוגיקה בתוך שבב ASIC מיועד. ASICים בדרך כלל כוללים לוגיקה אף מהירה יותר, שטחי צינון קטנים יותר והם זולים יותר כאשר משמשים אותם בכמויות גדולות. אך הם מחסרים את הגמישות של FPGA והעלות שבניית הלוגיקה שנדרשת לשינוי בASIC היא גבוהה מאוד. העיצוב השני שהוכריז עליו ריברליין נקרא DD0A. זהו שבב בדיקה המציין איך ניתן ליישם את המפענח בASIC. הוא משתמש בגרסה קודמת של הלוגיקה של המפענח, כך שהוא לא מוכן לשימוש תצורתי. מכל מקום, ריברליין מתכננת לשלב את הטכנולוגיה שפיתחה ב-DD1 וה-DD0A לשבב ASIC עתידי הנקרא DD1A ומשוער להשיקו בשנת 2024.

ריברליין מציינת שהטכנולוגיה שלה תשיג את האיזון הטוב ביותר בין מהירות, דיוק, עלות, חומרה ודרישות אנרגיה למפענח שגיאות קוונטיות וניתן להשתמש בה עם מעבדים קוונטיים מבוססי סופר-תנועה, תפסי יון כולל ואטומים נייטרליים. הם עובדים יחד עם חברות חומרה קוונטית כדי לעזור לבדוק את טכנולוגיית המפענח של ריברליין וצפויים לבחון אותה עם חומרה חיה ברבעון הרביעי של שנת זו.

ריברליין פרסמה מספר מסמכים המתארים את המוצרים הללו בפרטיות רבה יותר. הכרזת עיתון זמינה כאן. כתבות בבלוג המתארות את המוצר ואת מסלול המפענח של ריברליין ניתן למצוא כאן וכאן. עמוד האינטרנט של ה-DD1 זמין כאן. גם גיליון נתונים מפורט יותר עבור ה-DD1 ניתן למצוא כאן. ופרה-פרינט טכני שפורסם ב-arXiv על טכנולוגייתם זמין כאן.

Never miss breaking news – sign up now to be notified!