لقد تحدثنا في هذه الصفحات عن التكنولوجيا المستخدمة في ما نسميه “المكدس الأوسط”. وتشمل ذلك إلكترونيات التحكم للتحكم في الكيوبتس وخوارزميات البرمجيات لتوجيه إلكترونيات التحكم وتنفيذ مجموعة متنوعة من الوظائف بما في ذلك التعديل، ومكافحة الأخطاء، وما إلى ذلك. كما تحدثنا أيضًا عن تقنيات تصحيح الأخطاء الكمومية التي تأخذ مجموعة من الكيوبتس الفعلية ذات معدل أخطاء فعلي معين وتستخدمها لتنفيذ كيوبت منطقي لتحقيق معدل أخطاء منطقي أقل. أمثلة على مثل هذه الأكواد لتصحيح الأخطاء تشمل الشيفرة السطحية، وشيفرة الألوان، وشيفرة التحقق من الزوجية منخفضة الكثافة (LDPC)، والعديد من الأمثلة الأخرى. من المتوقع أن تصبح مثل هذه الأكواد لتصحيح الأخطاء إلزامية على المدى الطويل لتحقيق الأمور الكبيرة والمعقدة التي يُتوقع أن تواجهها أجهزة الحواسيب الكمومية.

لكن عندما تبدأ حاسوبًا كموميًا في استخدام تقنيات تصحيح الأخطاء، ستجعل حلاول التحكم في المكدس الأوسط أكثر تعقيدًا. تعتمد هذه الأكواد على عملية تتضمن أداء عملية بوابة على مجموعة من الكيوبتس الفعلية، ثم يتم قياس بعضها لإنشاء متلازمة الخطأ، ويتم تحليل متلازمة الخطأ بشكل كلاسيكي لتحديد ما إذا كانت هناك أخطاء، ويتم تصحيحها إذا كان ذلك ضروريًا، ويتم إعادة تعيين الكيوبتس الفعلية إلى حالة صحيحة. التحدي في هذه العملية هو أنه يجب أن تتم بسرعة كبيرة في الوقت الحقيقي داخل وقت الترابط للكيوبت، لا يمكن تطبيق التصحيح على كيوبت قد تدهورت حالته بالفعل. بالنسبة لنظام النفاثة الفائقة التوصيل، سيتطلب ذلك أداء هذه العملية في ما يقرب من النانوثوانية فقط. بالنسبة لمعالجات الأيون المحتجزة، سيكون الوقت أطول قليلاً بسبب ترابطها الأكبر.

نظرًا لهذه القيود الزمنية، لا يمكن أداء المعالجة الكلاسيكية لفك التشفير الخطأ بواسطة حاسوب كلاسيكي قياسي متصل بمعالج الحوسبة الكمومية في إعداد هجين. بالنسبة لتصحيح الأخطاء، تكون التأخيرات كبيرة جدًا. لذا يبحث الباحثون في الإلكترونيات المخصصة لهذه الوظيفة والتي تم تصميمها لتكون سريعة جدًا وتُوضع بأقرب مكان ممكن من الكيوبتس. وهذا ما طورته ريفرلين مع شريحة تحكم الكيوبت المخصصة. ريفرلين لديها جهازين لتنفيذ هذه الوظيفة. الأول يُسمى DD1 وهو في الواقع بروتوكول IP، يمكن تحميله في شريحة FPGA من نوع Xilinx ستُدمج مع الإلكترونيات التحكم. توفر شرائح FPGA مرونة لإجراء تغييرات في التصميم فقط عن طريق تحميل شيفرة Verilog جديدة. كما تتيح لمطوِّر إلكترونيات التحكم تضمين وظايف إلكترونيات تحكم أخرى على نفس شريحة FPGA. يمكن استخدام ما يصل إلى أربعة أنوية لفك التشفير معًا، ولدى ريفرلين تصميمات يمكن أن تنفذ شيفرة السطح الدوارة عبر مجموعة متنوعة من مسافات الشيفرة من 3 إلى 23 مع الحفاظ على مستويات طاقة منخفضة وتحقيق ترددات فك التشفير تزيد عن ميجاهيرتز واحد.

على الرغم من أن تنفيذ شريحة فك التشفير باستخدام شريحة FPGA يعتبر ملائمًا، إلا أن تنفيذًا أكثر كفاءة يكون بتضمين الخطط داخل شريحة ASIC مخصصة. تتميز الشرائح ASIC عادة بمنطق أسرع، ومساحة ميترية أصغر، وتكلفة أقل عند استخدامها بكميات كبيرة. ولكنها تفتقر إلى مرونة FPGA وتكلفة هندسة غير متكررة (NRE) لتعديل التصميم تكون مرتفعة للغاية. التصميم الثاني الذي أعلنته ريفرلين يُسمى DD0A. هذه هي شريحة اختبار تُظهر كيف يمكن تنفيذ فك التشفير في شريحة ASIC. إنها تستخدم نسخة سابقة من منطق الفك التشفير لذا لن تكون جاهزة للاستخدام في الإنتاج. ومع ذلك، تخطط ريفرلين لدمج التكنولوجيا التي طورتها في الـ DD1 والـ DD0A في شريحة ASIC مستقبلية تحمل اسم DD1A والمتوقع طرحها في عام 2024.

تقول ريفرلين إن تكنولوجيتها ستحقق أفضل توازن بين السرعة والدقة والتكلفة ومتطلبات الأجهزة واستهلاك الطاقة لجهاز فك تصحيح الأخطاء الكمومي، ويمكن استخدامها مع معالجات الكيوبت الفعالة بالنفث الفائقة والأيونات المحتجزة والذرات النيوترالية. هم يعملون مع شركات أجهزة الكم لمساعدتها في تقييم تكنولوجيا فك التشفير التي طورتها ريفرلين ويتوقعون اختبارها مع الأجهزة الفعلية في الربع الرابع من هذا العام.

قامت ريفرلين بنشر العديد من المستندات التي تصف هذه المنتجات بمزيد من التفاصيل. يمكن العثور على إعلان صحفي هنا. توجد مقالات في المدونة تصف المنتج وخريطة طريق فك التشفير لريفرلين هنا وهنا. صفحة ويب للـ DD1 متاحة هنا. يمكن العثور على ورقة بيانات أكثر تفصيلاً للـ DD1 هنا. ويمكن العثور على نسخة مسبقة الطبع فنية على arXiv حول تكنولوجيتهم هنا.

Never miss breaking news – sign up now to be notified!